



第7章 半导体存储器和可编程逻辑器件

7.1 概述

1. 大规模集成电路分类

(1) 半导体存储器

半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。它用于存放二进制信息，主要以半导体器件为基本存储单元，用集成工艺制成。

每一片存储芯片包含大量的存储单元，每一个存储单元由**唯一的地址代码**加以区分，并能存储一位或多位二进制信息。



(2) 可编程逻辑器件 (Programmable Logic Device, PLD)

可编程逻辑器件是20世纪70年代后期发展起来的一种功能特殊的大规模集成电路，它是一种可以由**用户定义和设置逻辑功能**的器件。

特点：结构灵活、集成度高、处理速度快、可靠性高。

(3) 微处理器


微处理器主要指通用的微处理机芯片，由一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的功能。

微处理器大致可以分为三类：①通用高性能微处理器；②嵌入式微处理器；③数字信号处理器、微控制器。




2. PLD器件的表示方法


(1) PLD 的连接表示法



固定连接






可编程连接
(通过编程的方式而实现的连接)



不连接




(2) PLD的门电路表示法





(3) PLD的阵列图表示法





7.2 半导体存储器

7.2.1 半导体存储器概述

半导体存储器是用半导体器件来存储二值信息的大规模集成电路。

1. 半导体存储器的分类



(1) 按存取方式分类

只读存储器 (Read Only Memory, ROM)

ROM存放固定信息，只能读出信息，不能随意修改或重新写入信息。当电源切断时，信息依然保留。

随机存取存储器 (Random Access Memory, RAM)

RAM可以随时快速地从任一指定地址读出数据，也可以随时快速地把数据写入任何指定的存储单元。数据不可长期保留，断电后立即丢失。



(2) 按制造工艺分类

双极型半导体存储器

以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储器。

MOS型半导体存储器

以MOS触发器或电荷存储结构为基本存储单元，具有集成度高、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用作主存储器。



2. 半导体存储器的主要技术指标

(1) 存储容量

指存储器所能存放的二进制信息的总量。

例如：**DRAM**可达 10^9 位/片。

(2) 存取时间

一般用**读（或写）周期**来描述，连续两次读（或写）操作的最短时间间隔称为读（或写）周期。

例如：高速**RAM**仅**10ns**左右。





7.2.2 只读存储器(ROM)

分类： 固定 ROM、可编程ROM

1. 固定 ROM

(1) ROM的结构






- ① The address is placed on the address bus.
- ② A read command is issued.
- ③ A copy of the data is placed in the data bus and shifted into the data register.



- 地址译码器为二进制译码器，即全译码结构。(地址线为 n 根，译码器输出为 2^n 根字线，说明存储阵列中有 2^n 个存储单元)
- 存储阵列输出有 m 根位线，说明每个存储单元有 m 位，即一个字有 m 位二进制信息组成，每一位称为一个基本存储单元。
- 存储器的容量定义为：字线 $\times$ 位线 ($2^n \times m$ 位)。



(2) 一个二极管ROM的例子





- ① $W_0 \sim W_3$ 为地址译码器的输出 $W_i = m_i$ (m_i 为地址码组成的最小项)
- ② 当 $A_1 A_0 = 00$ 时, $W_0 = 1$, $F_0 F_1 F_2 F_3 = 0100$;
 当 $A_1 A_0 = 01$ 时, $W_1 = 1$, $F_0 F_1 F_2 F_3 = 1001$;
 当 $A_1 A_0 = 10$ 时, $W_2 = 1$, $F_0 F_1 F_2 F_3 = 0110$;
 当 $A_1 A_0 = 11$ 时, $W_3 = 1$, $F_0 F_1 F_2 F_3 = 0010$ 。



③ 将地址输入和 F_i 之间的关系填入真值表得：

地址		数据			
A_1	A_0	F_0	F_1	F_2	F_3
0	0	0	1	0	0
0	1	1	0	0	1
1	0	0	1	1	0
1	1	0	0	1	0

$$F_0 = \bar{A}_1 A_0$$

$$F_1 = \bar{A}_1 \bar{A}_0 + A_1 \bar{A}_0$$


$$F_2 = A_1 \bar{A}_0 + A_1 A_0$$

$$F_3 = \bar{A}_1 A_0$$

因此，用ROM可以实现组合逻辑函数。



④ 阵列图



地址		数据			
A_1	A_0	F_0	F_1	F_2	F_3
0	0	0	1	0	0
0	1	1	0	0	1
1	0	0	1	1	0
1	1	0	0	1	0

$$F_0 = \bar{A}_1 A_0$$

$$F_1 = \bar{A}_1 \bar{A}_0 + A_1 \bar{A}_0$$

$$F_2 = A_1 \bar{A}_0 + A_1 A_0$$

$$F_3 = \bar{A}_1 A_0$$

存储容量为: $2^2 \times 4$ 位



2. 可编程ROM


用户可根据需要自行进行编程的存储器。

- 一次性可编程ROM
- 光可擦除可编程ROM
- 电可擦除可编程ROM
- 快闪只读存储器



(1) 一次性可编程 ROM (PROM) (Programmable Read Only Memory)

PROM的结构图



- 当在该位上需要存1时，保留熔丝；当需存0时，通过编程，烧断熔丝。
- 编程为一次性的，烧断的熔丝不能再接上。



(2) 光可擦除可编程ROM (EPROM) (Erasable Programmable Read-Only Memory)

EPROM为可擦除、可重新编程的只读存储器，擦除可用专用的紫外线灯照射芯片上的受光窗口。

常用的EPROM集成芯片

Intel 2716 ($2K \times 8$ 位)

2732 ($4K \times 8$ 位)

2764 ($8K \times 8$ 位)

27128 ($16K \times 8$ 位)

27256 ($32K \times 8$ 位)



实际中，EPROM芯片的编程和擦除操作是使用专门的编程器和擦除器完成的。



(3) 电可擦除可编程ROM (E²PROM) (Electrically Erasable Programmable ROM)

特点:

- ①编程和擦除均由电完成;
- ②既可整片擦除, 也可使某些存储单元单独擦除;
- ③重复编程次数大大高于EPROM。



(4) 快闪只读存储器 (Flash Memory)

EPROM: 一只MOS管，结构简单，利于集成，但擦除及改写内容不方便。

E²PROM: 两只MOS管，擦除及改写内容较方便，但限制了集成度的进一步提高。

快闪只读存储器是在吸收**E²PROM**擦写方便和**EPROM**结构简单、编程可靠的基础上研制出来的一种新型器件。

Flash Memory应用日益广泛，如U盘、SD卡等。



3. ROM的应用

(1) 实现组合逻辑函数


用ROM实现组合逻辑函数，实际上是利用ROM中的最小项，通过或阵列编程，达到设计目的。

例：用PROM实现逻辑函数：

$$F_1(A,B,C)=\Sigma m(1,5,6,7)$$

$$F_2(A,B,C)=\Sigma m(0,1,3,6,7)$$

$$F_3(A,B,C)=\Sigma m(3,4,5,6,7)$$





(2) 存放数据表和函数表：例如三角函数、对数、乘法等表格。

例：试用**PROM**构成两个
2位无符号二进制数相乘。

A ₁	A ₀	B ₁	B ₀	F ₃	F ₂	F ₁	F ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

(3) 存放调试好的程序。

■ (2)、(3) 是**ROM**的主要用途。



思考题：

1. 若用**PROM**实现10线—4线优先编码器，则**PROM**的容量最少是($2^{10} \times 4$)位。
2. 若用**PROM**实现两个4位无符号二进制数相乘，则**PROM**的最小容量为($2^8 \times 8$)位。



7.2.3 随机存取存储器(RAM)

RAM可以随时快速地从任一指定地址读出数据，也可以随时快速地把数据写入任何指定的存储单元。

RAM按工艺分类：


- 双极型
- 场效应管型

场效应管型分为：

- 静态**RAM (SRAM)**，
例如用于**CPU缓存**等。
- 动态**RAM (DRAM)**，
例如用于**电脑主内存**等。




1. RAM的结构





当片选信号 $\overline{CS}$ 无效时，I/O对外呈高阻；


当片选信号 $\overline{CS}$ 有效时，由 $R/\overline{W}$ 信号决定读或写，根据地址信号，通过I/O输出或输入。**(I/O为双向三态结构)**





2. RAM的存储单元

(1) SRAM基本存储单元 (以六管NMOS静态存储单元为例)






(2) DRAM基本存储单元


DRAM的基本存储电路由动态MOS基本存储单元组成。

电路结构（以单管动态存储单元为例）



写信息：字选线为1，T导通，待写入的信息由位线（数据线D）经T存入 C_S 。

读信息：字选线为1，T导通， C_S 上的数据经T送到位线上。位线作为输出时可以等效为一个输出电容 C_D 。



- ① 当不读信息时，电荷在电容 C_S 上的保存时间约为数毫秒到数百毫秒；
- ② 当读出信息时，由于要对 C_D 充电，使 C_S 上的电荷减少，为破坏性读出；


③ 通常在 C_D 上呈现的代表1和0信号的电平值相差不大，故信号较弱。

结论：■ 需加刷新电路；


■ 输出端需加高鉴别能力的输出放大器。




※ DRAM单元的基本操作过程




a) 写1到存储单元中



b) 写0到存储单元中



c) 从存储单元中读出1




d) 刷新一个已存储的1

3. RAM容量的扩展

(1) RAM的位扩展

一片Intel 2114的容量为 $1K \times 4$ 位。


用两片2114扩展为 $1K \times 8$ 位的RAM。





(2) RAM的字扩展

用两片2114扩展为2K×4位的RAM





思考题:

1. 静态RAM6116有8根数据线，11根地址线，用2片6116构成8位RAM，其容量可以扩展为(**4K×8**)位。
2. 静态RAM6116有8根数据线，11根地址线，用2片6116构成16位RAM，其容量可以扩展为(**2K×16**)位。



7.3 可编程逻辑器件(PLD)

7.3.1 PLD概述

通用型:

通用性强，但逻辑功能较简单、且固定不变；
构成的系统功耗体积大、可靠性差；
中、小规模数字集成电路都属于通用型。

专用型:

为某种专门用途而设计的集成电路；
成本较高、周期较长。

矛盾

→ PLD



PLD的特点:

- 作为通用型器件生产的，具有批量大、成本低的特点；
- 逻辑功能可由用户通过对器件编程自行设定，且具有专用型器件构成数字系统**体积小、可靠性高**的优点；
- 改变了传统数字系统采用通用型器件实现系统功能的设计方法；
- 增强了设计的灵活性，减轻了电路图和电路板设计的工作量和难度，提高了工作效率；
- PLD已在计算机硬件、工业控制、现代通信、智能仪表和家用电器等领域得到愈来愈广泛的应用。



1. PLD的分类

(1) 低密度PLD (Low Density PLD)

低密度PLD的集成度较低，每个芯片集成的逻辑门数大约在1000门以下。

可编程只读存储器 (PROM)

可编程逻辑阵列 (Programmable Logic Array, 简称PLA)

可编程阵列逻辑 (Programmable Array Logic, 简称PAL)

通用阵列逻辑 (Generic Array Logic, 简称GAL)



(2) 高密度PLD (High Density PLD)

高密度PLD的集成度更高，一般可达数万门，具有在系统可编程或现场可编程特性，用于实现较大规模的逻辑电路。

可擦除的可编程逻辑器件

(Erasable Programmable Logic Device, 简称EPLD)

复杂的可编程逻辑器件

(Complex Programmable Logic Device, 简称CPLD)


现场可编程门阵列

(Field Programmable Gate Array, 简称FPGA)



2. PLD的基本结构

(1) “与—或” 阵列结构（乘积项结构）



PLD与或阵列结构框图



根据与、或阵列的可编程性，PLD分为三种基本结构。

① 与阵列固定，或阵列可编程型结构

PROM属于这种结构。

特点：与阵列规模大，速度较低。

② 与、或阵列均可编程型结构


PLA(Programmable Logic Array)属于这种结构。

特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。



③ 与阵列可编程，或阵列固定型结构

例： $F(A,B,C) = \bar{A}BC + A\bar{B}C + ABC = AC + BC$



特点：速度快，费用低，易于编程。

PAL(Programmable Array Logic)、
GAL(Generic Array Logic)， 属于这种结构。



(2) 查找表 (Look-Up-Table, LUT) 结构

现场可编程门阵列**FPGA**采用**查找表 (LUT)** 方式实现逻辑函数。

查找表的基本思想：将函数所有输入组合对应的输出值以表格形式存储，并用当前输入值索引该表，查找出其对应的输出值。

查找表是由**静态存储器 (SRAM)** 构成的，函数值存储在存储单元中，而存储器的地址线起输入变量的作用。

FPGA中可以包含多个**LUT**和触发器，从而能够实现更大规模、更复杂的逻辑电路。




例：试用查找表实现逻辑函数

$$F(A, B, C, D) = A\bar{B} + A\bar{C} + BC + A\bar{C}\bar{D}$$

① 列出函数的真值表

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

② 以ABCD作为地址，将F的值编入LUT存储器单元中。





*7.3.2 PLD的开发过程

PLD开发系统

开发软件

Quartus

Vivado

Diamond


TD



(Intel公司)



(Xilinx公司)



(Lattice 公司)



(安路科技)

...

开发硬件

计算机

下载

开发板





1. EDA技术

EDA技术以计算机为基本工具、借助于软件设计平台，自动完成数字系统的布局布线、逻辑综合、仿真等工作。最后下载到芯片，实现设计方案。


2. 基本开发流程

(1) 工程建立

(2) 设计输入

■ 原理图

■ 硬件描述语言





(3) 设计仿真

display_exam - [D:/xilinxeda/examples/display_exam/display_exam.xpr] - Vivado 2019.1

File Edit Flow Tools Repgrts Window Layout View Help Quick Access

Flow Navigator

- PROJECT MANAGER
 - Settings
 - Add Sources
 - Language Templates
 - IP Catalog
- IP INTEGRATOR
 - Create Block Design
 - Open Block Design
 - Generate Block Design
- SIMULATION
 - Run Simulation
- RTL ANALYSIS
 - Open Elaborated Design
- SYNTHESIS
 - Run Synthesis
 - Open Synthesized Design

PROJECT MANAGER - display_exam

Sources

- Design Sources (1)
 - display_exam (display_exam.v)
- Constraints
- Simulation Sources (2)
 - sim_1 (2)
 - display_exam (display_exam.v)
 - display_exam_simu (display_exam_simu.v)

Hierarchy Libraries Compile Order

Source File Properties

General Properties

Tcl Console Messages Log Reports Design Runs

Name	Constraints	Status	WNS	TNS	WHS	THS	TPWS	Total Po
synth_1	constrs_1	Not started						
impl_1	constrs_1	Not started						


display_exam.v x display_exam_simu.v


```
module display_exam_simu;
  reg clk;
  wire[10:0] dis_seg;

  display_exam u0 (
    .clk(clk),
    .dis_seg(dis_seg)
  );

  parameter period_clk=20;

  always begin
    clk=1'b0;
  end
```







(5) 管脚约束

display_exam - [D:\xilinxeda\examples\display_exam\display_exam.xpr] - Vivado 2019.1

File Edit Flow Tools Reports Window Layout View Help Q- Quick Access Synthesis Complete ✓ I/O Planning

Flow Navigator

- PROJECT MANAGER
 - Settings
 - Add Sources
 - Language Templates
 - IP Catalog
- IP INTEGRATOR
 - Create Block Design
 - Open Block Design
 - Generate Block Design
- SIMULATION
 - Run Simulation
- RTL ANALYSIS
 - Open Elaborated Design
- SYNTHESIS
 - Run Synthesis
 - Open Synthesized Design

SYNTHESIZED DESIGN * - xc7a35tcsq324-1

Sources Netlist Device Constraints x ? _ □ □

Internal VREF

0.6V

Drop I/O banks on voltages or the "NONE" folder to set/unset Internal VREF.

I/O Port Properties x Clock Regions ? _ □ □

clk

General Properties Configure Power

Package x Device x display_exam ? _ □ □


Tcl Console Messages Log Reports Design Runs Package Pins I/O Ports x ? _ □ □

Name	Direction	Neg Diff Pair	Package Pin	Fixed	Bank	I/O Std
dis_seg (11)	OUT			☒	35	LVC MOS33*
dis_seg[10]	OUT		G1	☒	35	LVC MOS33*
dis_seg[9]	OUT		F1	☒	35	LVC MOS33*
dis_seg[8]	OUT		E1	☒	35	LVC MOS33*

I/O Port: clk



(6) 程序下载：实现、生成bit文件、FPGA配置





习 题

1. 随机存取存储器RAM通常由（地址译码器）、（存储矩阵）和（读 / 写控制电路）三部分组成；
2. PAL器件与阵列（可）编程，或阵列（不可）编程；（填“可”或“不可”）
3. 某台计算机的内存储器设置有32位地址线，16位并行数据线，则它的最大存储量是（ $2^{32} \times 16$ ）位；
4. 与或阵列结构的可编程逻辑器件基本结构由输入电路、（与阵列）、（或阵列）、输出电路和反馈路径组成的；
5. Intel2114是容量为 $2^{10} \times 4$ 的静态RAM，用8片Intel2114进行字扩展，则扩展后的RAM地址线最多为（13）条。




※ 应用举例：正弦ROM

直接数字频率合成器（简称DDFS或DDS），是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。

每个地址对应正弦波（ $0 \sim 2\pi$ ）中的一个特定相位点（这里假设地址位宽为8位，则ROM总地址数： $2^8=256$ ）

存储预先计算好的一个完整周期正弦波的离散幅度值（数字量，这里假设8位）

1	0	0	0	0	0	0	0
...	...	...	...	...	...	...	...
1	1	1	1	1	1	1	1
...	...	...	...	...	...	...	...
0	0	0	0	0	0	0	0
...	...	...	...	...	...	...	...
1	0	0	0	0	0	0	0





第7章 小结

● 半导体存储器

- ROM: 固定ROM、可编程ROM及应用

- RAM

- 存储容量及其扩展

- 阵列图

● 可编程逻辑器件分类、基本结构